Cyflwyniad cyflenwad pŵer USB, oherwydd bod angen i'r doc ehangu ymgymryd â'r swyddogaeth o drosglwyddo data, mae'r rhan cebl dan sylw yn gofyn am o leiaf 16C cebl. Yn y broses o drosglwyddo data, mae dwy set o signalau gwahaniaethol TX/RX yn bennaf. CC1 a CC2 yw'r ddau allwedd. Pin i ganfod y cysylltiad, gwahaniaethu'r blaen a'r cefn, gwahaniaethu rhwng DFP ac UFP, hynny yw, meistr a slave; ffurfweddu Vbus, mae dau ddull o USB Math-C a Darparu USBPower; ffurfweddu Vconn, pan fydd sglodion yn y cebl, Signal trosglwyddo CC, CC yw'r Vconn cyflenwad pŵer.
Manyleb trosglwyddo pŵer HUB, y cerrynt safonol gwifren yw 3A, cyfredol y cysylltydd paru yw 5A, a gall protocol manyleb Math-C USB gefnogi hyd at 20V/5A. Os oes angen y fanyleb hon, mae angen ychwanegu sglodion PD USB ychwanegol. Yn wir, gall y cylched doc ehangu presennol gyrraedd 20V/3A, sy'n ddigon i bweru'r offer electronig presennol. Y ffurfweddiad doc ehangu Vbus yw'r rhwydwaith Vbus yn yr addasydd cysylltiad a'r ddyfais cysylltu. Mae'r Vbus_DS_C bresennol tua 3A, ac mae uchafswm presennol VBus_US tua 2.6A.
Mae spec Math-C yn diffinio faint o gyfredol y mae angen i'r pin CC ei gyflenwi neu faint o ymwrthedd rp i'w ddefnyddio yn y DFP mewn gwahanol ddulliau; ymwrthedd Rd=5.1k, ymwrthedd Mae Rp yn werth amhenodol, gweler yn ôl y ffigur blaenorol Mae sawl dull cyflenwi pŵer ar gyfer MATH-C USB, sut ydych chi'n eu gwahaniaethu? Yn dibynnu ar werth Rp, mae gwerth Rp yn wahanol, ac mae'r foltedd a ganfuwyd gan y pin CC yn wahanol, ac yna fe'i defnyddir i reoli pa ddull cyflenwi pŵer y mae'r ochr DFP yn ei weithredu. Dylid nodi bod dau CCs yn y llun uchod, ond dim ond un llinell CC sydd yn y cebl heb sglodion.
DFP (Porth Sy'n Wynebu'r Afon) yw'r meistr (Host), UFP (Porth Sy'n Wynebu'r Afon) yw'r slave (Dyfais). Mae Rp gwrthsefyll tynnu i fyny ar binnau CC y DFP, a gwrthydd tynnu i lawr Rd ar yr UFP. Pan nad yw wedi'i gysylltu, nid yw VBUS DFP yn allbwn. Ar ôl cysylltu, mae'r pin CC wedi'i gysylltu, a bydd pin CC y DFP yn canfod ymwrthedd tynnu i lawr yr UFP, sy'n dangos ei fod wedi'i gysylltu, a bydd y DFP yn troi'r switsh pŵer Vbus a'r pŵer allbwn i'r UFP. A pha binnau CC (CC1, CC2) sy'n canfod yr ymwrthedd i dynnu i lawr i bennu cyfeiriad mewnosod rhyngwyneb, a newid RX/TX gyda llaw.
Defnyddir pin CC i ganfod mewnosodiad cadarnhaol a negyddol. O safbwynt y DFP, pan gaiff CC1 ei dynnu i lawr, mae'n mewnosod cadarnhaol.
Pan fydd CC2 yn cael ei dynnu i lawr, mae'n golygu mewnosod yn ôl. Ar ôl canfod y mewnosodiad cadarnhaol a negyddol, bydd y signal USB cyfatebol yn allbwn.
Mae'r MUX wedi'i integreiddio ar ochr dde'r ffigur isod. Bydd y signal a fewnosodir yn y blaen ac yn ôl yn cael ei newid gan y MUX. Pan gaiff ei fewnosod, caiff ei newid i
SSRX1&SSTX1, pan gaiff ei fewnosod yn ôl, newid i SSRX2&SSTX2.
Rhan signal cyfresol cyflymder uchel:
Signal DisplayPort, defnyddio modd DP 2 Lôn yn y dyluniad hwn, cymorth 4kx2K@30Hz penderfyniad, cyfradd Lôn sengl yw 5.4Gbps (HBR2), er mwyn sicrhau uniondeb signal DP, rhaid iddo fodloni'r diffyg gwahaniaethol o 100Ω;
Signal HDMI, mae penderfyniad allbwn HDMI yn 4Kx2K@30Hz, mae'r gyfradd Data[0..2] hyd at 3.4Gbps, Cyfradd Cloc yw 300MHz, a'r diffyg gwahaniaethol yw 100Ω;
Mae gan y signal USB3.0 gyfradd drosglwyddo ddamcaniaethol o 5.0Gbps, sy'n gyswllt cyfresol cyflym a rhaid ei brosesu'n llym yn unol â'r dull llinell wahaniaethol i fodloni'r diffyg gwahaniaethol o 90Ω;
Signal USB2.0: Y gyfradd drosglwyddo ddamcaniaethol yw 480Mbps (HighSpeed), sy'n llawer is na signalau DP a USB3.0. Er mwyn cael gwell effeithiau signalau ac EMI, argymhellir o hyd i brosesu yn unol â'r dull llinell wahaniaethol er mwyn sicrhau'r diffyg gwahaniaethol 90Ω;
